当地时间6月23-24日，PCI-SIG组织在加州圣克拉拉举行了年度开发者大会，众多成员齐聚一堂，和新选举的董事会共同探讨了PCI-E 3.0规范的最新进展，还展示了一些开发平台样品。

PCI-SIG总裁、IBM芯片设计师Al Yanes和PCI-SIG串行通信工作组主席、IBM高级工程师Ramin Neshati

随着各种高端设备对传输带宽要求的进一步提升，以及SATA 6Gbps、SAS 6Gbps、FC 8Gbps等高速标准规范的兴起，PCI-E 2.0总线肯定无法跟上下一代存储速度的步伐，因此PCI-E 3.0的制定和发布势在必行。事实上，新标准的筹备工作已经开始了很久，PCI-SIG组织的众多成员也都全力支持，但面临的难题相当不少，开发进度也是一再拖延，最终完成并发布至少得今年底了。

PCI-SIG并未给出PCI-E 3.0最终发布的确切时间，只是说会从2011年第一季度开始产品兼容测试，六个月后完成，因此首批PCI-E 3.0产品上市应该就在2011年第三季度。

目前的PCI-E 2.0/2.1版本原始数据传输率为5GT/s，连接带宽4Gb/s，x1单向带宽500MB/s，x16双向带宽16GB/s。下一代PCI-E 3.0的目标则非常简单，实现带宽的翻番，也就是x1单向1GB/s、x16双向32GB/s，为此原始数据传输率将提高到8GT/s，而且保持对PCI-E 1.x/2.x的向下兼容。

原始数据传输率提高到8GT/s显然不足以带来双倍的带宽，剩余部分的贡献则来自新的编码机制，以128b/130b取代现在使用的8b/10b，从而实现更高的能效和可靠性，近乎百分之百。 

PCI-SIG组织本月初发布了PCI-E 3.0 0.71版本，相当于一个初步草案，更成熟的0.9版则计划今年夏天完成，最后的1.0版尚无确切时间表。

以下分别是PLX、PLDA公司展示的PCI-E 3.0原型开发平台。